Ein Blick vom RISC-V-Gipfel
Es gab zwei Ansagen von IAR-Systeme zur Unterstützung des Aufbaus eines robusten Ökosystems für RISC-V. Der erste war mit IP-Provider, SiFive, um gemeinsam die Compiler- und Debugger-Tools der früheren Version auf die konfigurierbare IP-Prozessor-Core-Plattform zu bringen.
Die Integration von Tools und IP soll die Entwickler bei der Bereitstellung von Produkten unterstützen und die Bereitstellung der offenen, kostenlosen Befehlssatzarchitektur (ISA) verbessern.
Anders Holmberg, Chief Strategy Officer von IAR Systems, sagte, das Ziel sei, den Entwicklern zu helfen, die Produktivität zu steigern und sich auf Innovationen zu konzentrieren. "SiFive ist ein führender Anbieter von kommerziellem RISC-V-Core-IP. Unsere IAR Embedded Workbench-Toolchain ist die am häufigsten verwendete Toolchain zum Erstellen von Embedded-Anwendungen", sagte er. Der Akzent liegt auf skalierbaren, effizienten, benutzerdefinierten Silizium- und Entwicklungstools für die Erfüllung von Rechenlasten.
Die IAR Embedded Workbench für RISC-V wird Mitte 2019 verfügbar sein. Die Toolchain behauptet, "führende Codequalität, -größe und -geschwindigkeit" sowie einen integrierten Debugger mit Simulator- und Hardware-Debugging-Unterstützung anzubieten.
Das Softwareunternehmen kündigte auch eine Partnerschaft mit dem IP-Anbieter der CPU an. AndenZur Unterstützung der RISC-V-Kerne des Unternehmens, AndesCore N25 (F) / NX25 (F) und A25 / AX25, in der IAR Embedded Workbench für RISC-V. Die erste Version wird Mitte 2019 verfügbar sein. Die AndeStar V5-Befehlserweiterung und die Anpassungsfähigkeiten der Andes Custom Extension (ACE) -Anweisungen werden mit Workbench gekoppelt, um die Codegeschwindigkeit zu maximieren und die Codegröße für RISC-V-Cores zu minimieren.
Automatisierung und Echtzeit-Computing
Die neueste Version seiner Tool-Suite und ein neuer EOSC-V-Core, der für Linux und Echtzeit-Computing optimiert wurde, wurden von angekündigt Codasip.
Mit der Studio 8-Tool-Suite können Entwickler eine übergeordnete Beschreibung eines Prozessors schreiben und das Design automatisch synthetisieren (Abbildung).
"Mit der Weiterentwicklung der RISC-V-ISA-Spezifikation und einer ständig wachsenden Anzahl optionaler Architekturerweiterungen wird eine Prozessordesign-Methodik unerlässlich, die sowohl eine schnelle Erkundung der Architektur als auch eine vereinfachte Erstellung von leicht implementierbarer RTL ermöglicht", sagte Chris Jones, Vice President von Marketing bei Codasip. "Was benötigt wird, ist eine für RISC-V optimierte Prozessorbeschreibungssprache", fügte er hinzu und stellte die Toolsuite vor.
Die Prozessorbeschreibung ist in CodAL, einer Architekturbeschreibungssprache, geschrieben. Anschließend werden RTL, Testbank, virtuelle Plattformmodelle und Prozessorsoftwareentwicklungskit (C / C ++ - Compiler, Debugger, Profiler) des Designs automatisch synthetisiert. Die Methodik reduziert den Zeitaufwand für die Wartung eines kompletten Software Development Kits (SDK) durch Verwendung eines anweisgenauen (IA) Prozessormodells in CodAL to Time, das andernfalls erforderlich wäre, um ein vollständiges SDK aufrechtzuerhalten, und die Implementierung wird dank der verwendeten Methodik erheblich reduziert ein befehlsgenaues (IA) Prozessormodell in CodAL zur SDK-Generierung und ein zyklusgenaues Modell zur Implementierung.
Zu den neuen Funktionen und Funktionen der Tool-Suite der achten Generation gehören die Unterstützung eines LLVM-Debuggers und der integrierten Entwicklungsumgebungen von OpenOCB, Studio / CodeSpace (IDEs), die auf Eclipse Oxygen basieren, und interaktiver Konsolen sowie Verbesserungen der Testsuiten und der Überprüfung benutzerdefinierter RISC -V Erweiterungen.
Das Unternehmen führte auch den 64-Bit-Prozessor Bk7 ein, der die Bk-Familie erweitert. Es verfügt über eine siebenstufige Pipeline mit Verzweigungsvorhersage, eine optionale MMU (Full Memory Management Unit) mit virtueller Adressierungsunterstützung für Betriebssysteme wie Linux, gängige RISC-V-Standarderweiterungen und externe Industriestandard-Schnittstellen.
Es ist der bisher leistungsfähigste Prozessor des Unternehmens und kann vom Entwickler angepasst werden, um Anweisungen, Register oder Schnittstellen hinzuzufügen.
Studio 8 und der Bk7-Prozessor werden ab dem ersten Quartal 2019 allgemein verfügbar sein und ausgewählten Kunden sofort den Zugang ermöglichen.
Microchip gab bekannt, dass es dem Mi-V-Ökosystem die erste RISC-V-SoC-FPGA-Architektur der Branche hinzufügt. Die FPGAs kombinieren PolarFire-FPGAs von Microsemiconductor und ein Mikroprozessor-Subsystem, das auf RISC-V ISA basiert.
Vor dem Gipfel der Linux Foundation kündigte ihre Zusammenarbeit mit der RISC-V Foundation an, um die Entwicklung von Open Source und die Einführung der RISC-V ISA zu beschleunigen.